Proces EPI (epitaksi) ključna je tehnologija rasta materijala u proizvodnji poluvodiča ., on epitaksije sloj visokokvalitetnog jednokristalnog silikonskog ili silicijskog materijala na jednokristalnom silicijskom supstratu da bi se osigurao bolji materijal, a to je u tijeku {4 {4 {4 {4 Bicmos, RF čipovi itd. .
1. Definicija EPI procesa
Epitaksija (epitaksijski rast) odnosi se na rast istih ili različitih materijala duž smjera rešetke na kristalnom supstratu (obično jednokristalni silicij) s postojećom strukturom rešetke kako bi se stvorio novi jednokristalni sloj materijala s istom kristalnom orijentacijom kao i supstrat.
2. Glavna svrha EPI procesa
| Svrha | Ilustrirati |
| Poboljšana kvaliteta kristala | Osiguravanje visokokvalitetnih slojeva rasta gustoće niske defekta |
| Kontroliranje koncentracije i vrste dopinga | Regija koja je niža (niska dopirana) ili više dopirana od supstrata, formirajući regija za odvod . |
| Uvođenje inženjerskog inženjera | Uvođenje sige ili stresora u EPI sloj radi poboljšanja pokretljivosti nosača (poput napetog silicija) |
| Omogućuje sloj izolacije uređaja | Podržava stvaranje vertikalnih izolacijskih slojeva u SOI, Bicmos i drugim strukturama |
| Podržava strukture visokog napona |
Na primjer, LDMOS i IGBT zahtijevaju debeli, nisko dopirani EPI sloj kao regija za odljev za povećanje napona raspada .
|
3. EPI klasifikacija procesa
1. Klasifikacija prema vrsti materijala
| Tip | Opisati |
| SI EPI | Najčešći, jednostalni silicijski epitaksijski sloj |
| Sige Epi | Germanij-dopirani silikonski epitaksijski slojevi za inženjering soja ili RF uređaje |
| SI: C EPI | Silikonski sloj silikona dopiran ugljikom za ograničavanje difuzije bora (PMOS) |
| III-V EPI | Gaas, InP itd. ., uglavnom korišteni u optoelektronskim uređajima, uređajima velike brzine (obično ne u glavnoj liniji CMOS) |
2. klasifikacija doping tipa
| Tip | Opisati |
| N-Type EPI | Fosfor/arsen dopiran, pogodan za sloj nagiba uređaja za napajanje kao što je N-LDMOS |
| P-Type EPI | Boron dopiran, pogodan za strukturu CMOS uređaja za P-Type |
| Unutarnji EPI | Vrlo nisko doping, blizu unutarnjeg silicija, za primjene visokog napona |
3. Klasifikacija po strukturnom obliku
| Tip | Ilustrirati |
| Jednoslojni epi | Jednostruka debljina/doping struktura |
| Višeslojni EPI | Ocijenjeno doping, poput izmjeničnih P/N slojeva potrebnih za superjunkciju SJ Mosfet strukture |
| Selektivni EPI | Raste samo u lokalnim područjima vafela (poput izvora/odvodnje), koji se koriste za FinFET ili napete strukture |
4. Pregled protoka EPI procesa
Priprema supstrata:
- polirano čišćenje silikonskih vafera (čišćenje RCA);
- Uklonite originalni sloj oksida (HF ili HCL tretman plina);
- Smanjenje površine za čišćenje SI (100) gole površine
Kristalni rast (epitaksijalna reakcija):
-USE CVD (kemijski taloženje pare) postupak;
-Momoni reakcijski plinovi:
-Sih₄ (silane), sicl₄, hcl
-Doping plin: ph₃ (fosfor), b₂h₆ (boron), ash₃ (arsen)
Parametri kontrole procesa:
-Temperatura: 900 stupnjeva ~ 1200 stupnjeva (vrući zidni ili hladni zid)
-Pure: niski tlak ili atmosferski tlak;
-Growth stopa:<1μm/min (strict requirements on thickness/uniformity)
Post-obrada:
-Test ujednačenost debljine, distribucija dopinga;
-Mjerenje visine koraka;
-Analiza oštećenja na površini (E . g . pomoću Optics/SEM/AFM/ETC za otkrivanje kristalne dislokacije)
5. uobičajeni EPI scenariji aplikacije
1. Power uređaji (ldMOS, IGBT, dioda)
Niski doping, debeli EPI sloj tvori predirku;
Povećajte napon prekida i smanjite gubitak provodljivosti .
2. FINFET/CMOS Visoko performanse
Selektivni sige EPI u izvoru/odvodu;
Uvođenje soja, poboljšanje pokretljivosti i smanjenje otpora .
3. RF uređaji (RF CMOS, HBT)
Precizno kontrolirani Sige EPI sloj tvori heterogene strukture (poput Sige HBT);
Omogućava bolji frekvencijski odziv i karakteristike niske buke .
6. Izazovi EPI procesa
| Izazov | Ilustrirati |
| Kontrola oštećenja rešetka | EPI sloj mora održavati nisku gustoću dislokacije (e . g . tdd <1e4) |
| Doping preciznost kontrola | Da bi se postigla <5% varijacija, posebno u višeslojnim strukturama |
| Čistoća sučelja | Nečistoće/oksidacija sučelja mogu uzrokovati neusklađenost kristala i degradaciju električne energije |
| Visina koraka/kontrola stepenica | Visoki zahtjevi za naknadnu fotolitografiju i ravan |
| Koštati | EPI oprema je skupa, spora i skupa |
7. Odnos između EPI i drugih tehnologija
| Tehnologija | Odnos |
| Soi | EPI se može uzgajati na silikonskim slojevima za izradu uređaja |
| Finfet | Izvor/odvod često koristi selektivni EPI za uvođenje soja |
| Super Junction | Više slojeva naizmjeničnih P/N tipa EPI slojevi tvore mos strukturu visokog napona |
| CMO -ovi visokog napona | EPI sloj predstavlja visokonaponsko prebacivanje i zajednički optimizira Ron i BV s zakopanim slojem |
Rezimirati
| Projekt | Sadržaj |
| Svrha | Pružajući visokokvalitetne, doping kontrolirane jednostalne strukture |
| Način | Kemijsko taloženje pare (CVD) Jednostavno epitaksiranje kristala na vaferima |
| Prijava | Uređaji visokog napona, RF, FINFET, SOI, uređaji za napajanje itd. . |
| Izazov | Kristalni nedostaci, točnost dopinga, površinska ravnanost, trošak |
