Od ranih ravninskih CMOS procesa do naprednih finfeta, supstrati P-tipa i dalje se široko koriste u integriranom dizajnu kruga. Zašto proizvodnja integriranog kruga preferira silicijum P-tipa?
Što je silicij silicija i N-tipa p P?
Unutarnji silicij ima slabu električnu vodljivost. Kad se pentavalentni elementi (poput fosfora P, arsen AS, Antimon SB) dopiraju u njega, stvorit će se dodatni "slobodni elektron". Ovi slobodni elektroni mogu se slobodno kretati → formiranje poluvodiča koji je uglavnom elektronički vodljiv, nazvan silicij N-tipa. Kada su trovalentni elementi (poput borona B) dopirani, budući da atomi borova imaju jedan manje valentni elektron od silicija → "rupe" će se formirati u rešetki. Te se rupe mogu slobodno kretati i postati većinski prijevoznici, koji se koriste za izgradnju NMOS uređaja.
Koji su povijesni i praktični razlozi za korištenje silicija P-tipa?
1. NMOS uređaji dominiraju u ranim danima
U 1970-im i 1980-ima, rani digitalni krugovi uglavnom su koristili logičke krugove samo za NMOS. NMOS struktura je brza i jednostavna za izradu, a može se izravno graditi na podlozi P-tipa bez potrebe za dodatnom strukturom bušotine; Stoga: P-tipa supstrat je prirodni supstrat koji podržava NMOS uređaje.
2. CMOS tehnologija nastavlja strukturu vafera P-tipa
Nakon pojave CMOS tehnologije, NMO i PMO-ovi moraju se istovremeno integrirati: NMOS: još uvijek izgrađen na supstratu P-tipa (kompatibilno s prethodnim NMOS postupkom) PMOS: N-buna je izgrađena na P-tipu supstrata za smještaj PMOS-a, to znači da samo jedan korak dopinga na PRODATEN PROIZVODNJU.
3. Kompatibilnost procesa i kontrola prinosa
Korištenje supstrata P-tipa olakšava kontrolu problema s zaspajem; Elektroni, kao manjinski nosači (u p-tip), imaju kratku difuzijsku udaljenost i lako ih suzbijaju parazitske učinke; Dizajn uzemljenja supstrata i dobro izolacijska struktura također su optimizirani oko p-tipa silicijskog postupka.
4. Fiksni potencijal supstrata (pojednostavljena pristranost)
P-tipa supstrat može biti izravno utemeljen (GND) kao objedinjeni referentni potencijal; Ako se radi o supstratu N-tipa, supstrat mora biti povezan s VDD-om, koji će uvesti potencijalne fluktuacije zbog promjena opterećenja, uzrokujući pomak PMOS VT i probleme s bukom.
